自由時報 2023/09/06 2023 SEMICON TAIWAN國際半導體展今開展，經濟部科專成果主題館首度對外展出全球獨創的2奈米製程鍍膜機台，其中的複合式原子層鍍膜技術（ Hy-ALD），最強優勢在於能讓鍍膜厚度又薄又均勻，不但能縮短製程時間，還能提升良率，亦是全台第1台國產前端鍍膜設備，量產後期能拉升國產自主程度到60％，期能突破國外大廠對原子層膜沉積設備專利的壟斷，業界預期能打進台積電的供應鏈。
# X" r$ s- w# V4 e3 g c, x* A) {* `" |# T( h
經濟部技術處長邱求慧表示，為確保台台灣半導體產業優勢，經濟部技術處透過法人研發及補助業者，發展AI晶片及前瞻記憶體、化合物半導體製程材料設備等自主技術，並推動法人建置先進製程及異質整合試量產線，自2019至2023年已投入超過250億元，未來持續協助產業在先進製程、小晶片、異質整合、化合物半導體、綠能技術等領域開拓創新技術。
* | A N6 o- \) |3 h$ }
) L6 g) P6 X6 ^7 d/ ?- M技術處說明，鍍膜設備向來是仰賴在國外大廠手中，經濟部以科技專案補助工研院研發的複合式原子層鍍膜設備，不但才斬獲2023 R&D 100大獎，也是國內第1台自製的前端鍍膜設備，預估國產自主程度能從30%提升到60％，另該設備將前段鍍膜製程步驟整合為多合一（all in one）系統，製程時間能從7天壓縮到1天，還能減少製程運輸可能的污染、降低良率耗損。
- Y, p1 S5 n9 W) ?0 D0 R3 H( l1 I) U
技術處表示，這次工研院與半導體設備廠旭宇騰精密科技的技術合作洽談長達3年，終於在今日會展上正式宣布，未來規劃合作開發量產機台，期能打入半導體製造龍頭廠的供應鏈，預計這項設備未來將佔據ALD鍍膜市場的10%左右，相當於約新台幣84億元。
7 [3 r0 i) h+ [+ k, S; h% I9 v* U" H, ?' u5 m9 p/ W6 I
工研院機械所半導體設備技術組長黃萌祺說明，過去半導體的鍍膜多是使用CVD（化學氣相沉積）或是PVD（物理氣相沉積）鍍膜技術，鍍膜層較厚且在複雜結構上均勻度較低，當半導體製程節點從7奈米進展到2奈米，對於鍍膜品質，例如厚度及均勻度的要求也就愈來愈高，因此工研院研發出原子層鍍膜設備，能做到一層一層由原子構成、慢慢去堆疊的鍍膜，最強優勢就是能鍍到又薄又均勻，大幅降低局部未被膜層覆蓋到所導致的元件損壞問題。
2 f6 X5 o2 A2 J2 h& ]7 t
4 A: n9 r2 G5 @$ [8 E4 I
